处理器体系结构是计算机系统的底层基础，对系统性能、生态和功能有重要影响。对于系统程序员、固件设计者、应用程序员及服务器管理员而言，理解处理器体系结构是充分利用现代高性能处理器硬件性能、实现高效软件运行的关键。

最近学习了鲲鹏处理器的知识，在此记录下一些知识点，方便以后复习回顾。

1. 鲲鹏处理器片上系统与Taishan处理器内核架构概述：
   • 鲲鹏处理器片上系统（Kunpeng 920）是华为基于ARM架构研发的企业级处理器，应用于多个领域。鲲鹏芯片家族是华为海思自研芯片的总称，包括鲲鹏系列处理器芯片等。
   • Taishan V110是华为开发的基于ARM v8.2架构的处理器内核微架构，支持64位多核服务器处理器，采用SVE技术，具备高性能和低功耗特点。
2. 鲲鹏920处理器片上系统：
   • 鲲鹏920基于ARMv8.2架构设计，支持64位多核服务器处理器，采用SVE技术，支持多种互连协议，集成16个A76处理器核心，主频最高可达2.6GHz，每个核心支持多线程。
   • 逻辑结构包括CPU（由两个CPU DIE组成，每个DIE包含4个Cluster，每个Cluster包含2个Core）、Cache（每个Core配备L1和L2级Cache，所有Core共享L3级Cache）、DDR控制器（配备8个DDR4通道）、I/O子系统（通过IO DIE扩展，支持多种互连协议）和中断子系统（兼容ARM GIC规范，实现线中断、消息中断支持）。
   • 超级内核集群包含6个内核集群、2个I/O集群和4个DDR控制器，每个内核集群包含4个核心，支持多线程，集成L3 Cache，提高数据传输效率和准确性。
   • 部件主要通过AMBA总线互联，包括两个CPU DIE、一个IO DIE和8组DDR4 channel。
3. Taishan V110处理器内核微架构：
   • Taishan V110基于ARM v8.2架构，支持64位多核服务器处理器，采用SVE技术，支持多线程，采用创新的L3缓存技术，支持高达8通道内存控制器。
   • 功能结构包括取指部件（从L1 I Cache取出指令并向指令译码部件发送指令，支持动态和静态分支预测）、指令译码部件（接收并解码指令）、指令分发部件（将解码后的指令发送到执行单元）、整数执行部件、加载/存储单元、第二级存储系统、增强的SIMD与浮点运算单元、通用中断控制器CPU接口、通用定时器、PMU及调试与跟踪部件。
4. 鲲鹏920处理器片上系统的内存存储系统：
   • 存储系统层次结构分为四层：DDR内存子系统、L3缓存子系统、L2缓存子系统和L1缓存子系统，通过层次化设计减少内存访问延时，提高处理器性能。
   • L3 Cache是处理器内核的共享缓存，容量大，分为L3 Tag和L3 Data两部分，提高数据访问速度和准确性。
   • 主存系统包括DDR4内存条和L3缓存，DDR4内存条直接与处理器内核相连，L3缓存是处理器内核的共享缓存。
   • DDR控制器支持8个DDR4通道，满足高性能计算和数据处理应用需求。
   • NUMA架构将内存分为多个区域，每个区域有自己的内存控制器和处理器，提高内存访问速度和系统整体性能。
   • 地址映射与变换通过页表机制实现，实现虚拟地址到物理地址的转换，提高内存访问的灵活性和效率。