JTAG模块设计
图1 JTAG信号拓扑
JTAG_EN=1：JTAG模式，CPLD调试升级通道。
位置 |
管脚网络名 |
类型 |
描述 |
不使用处理方式 |
|---|---|---|---|---|
D2 |
JTAG_TCK/GPIO12 |
IO |
JTAG时钟输入 |
悬空 |
D1 |
JTAG_TDI/GPIO13 |
IO |
JTAG数据输入 |
悬空 |
F2 |
JTAG_TDO/GPIO14 |
IO |
JTAG数据输出 |
悬空 |
F1 |
JTAG_TMS/GPIO15 |
IO |
JTAG TMS |
悬空 |
H2 |
JTAG_TRST/GPIO16 |
IO |
JTAG复位输入 |
悬空 |
H1 |
JTAG_EN/GPIO17 |
IO |
JTAG使能 |
悬空 |
父主题： 逻辑模块功能概述及说明