时钟设计要求

1

时钟布局走线请参考高速PCB设计规则。

2

时钟晶振包GND需要足够的GND过孔，根据要保护信号的波长，在波长可比拟范围内打地孔。

3

时钟、晶振布局要远离强干扰模块，如DCDC、缓起等。

4

时钟器件的供电滤波电容要放在器件同一面，靠近供电管脚放置。

序号

要求

1

主从模组同步时钟单端输入时，建议到两模组的AUX_CLK_P做全链路等长，AUX_CLK_N在连接器端就近100nF电容接地。