SYNC

在组2P系统柜的时候SYNC信号用于不同DIE之间的CPU中的COUNT计数的同步，可通过SYNC信号的下降沿，完成不同Die之间的计数同步，该下降沿仅在上电解复位后一次有效，之后的下降沿不再生效。其中，SYNC_OUT和SYNC_IN信号需要做额外特殊设计。单P系统不需要处理。

主片的SYNC_OUT信号连接到载板CPLD，CPLD在相同BANK输出2个IO信号分别到2个模组，其中PCB走线需要做等长控制。

CPLD内部将SYNC_OUT信号和SYNC_IN信号直连即可。

在无CPLD或者CPLD IO资源不够场景可以考虑直接将主片的SYNC_OUT信号在载板分别连接到两个模组的SYNC_IN管脚，其中SYNC_IN也需要在载板上做等长处理。

SYNC信号在单P或不使用时可以悬空，具体处理方式还需要参考管脚复用功能要求。