高速PCB设计规则

序号

规则/建议

1

高速差分信号参考紧密耦合的完整的GND平面。

2

需要特别注意信号基频大于4GHz及以上的信号（PCIe3.0/4.0, XGE, HCCS, SAS等）。

3

建议单个PCB板内高速链路不多于2个换层过孔。

4

信号换层过孔进行反焊盘优化。除BGA区域，差分过孔间距40mil；同时就近增加地回流过孔，地孔间距50mil；

5

差分对P/N等长建议控制2mil以内。

6

差分对走线间距建议满足表层7H，内层5H。

7

高速链路的AC耦合电容对称放置

8

建议使用zig-zag走线：走线和板边沿平行部分长度和小于2"。

9

需背钻，STUB<12mil。

10

走线尽量避开各种开关电源12V过孔、地过孔、PHASE、PWM等强干扰性网络，孔线间距满足上述串扰间距要求。

11

应当避免TX穿RX过孔或线间距过小导致的近端串扰增加。

12

高速反焊盘、背钻等的设计优化原则是最大程度保证阻抗连续性，减少插损反射、串扰，保证全链路的信号完整性。

1

PCIe

阻抗控制90ohm，遵循高速信号走线基本设计约束。

2

SAS

阻抗控制90ohm，遵循高速信号走线基本设计约束。

3

SATA

阻抗控制90ohm，遵循高速信号走线基本设计

4

HCCS

阻抗控制90ohm，遵循高速信号走线基本设计约束。

5

USB

阻抗控制90ohm，遵循高速信号走线基本设计约束。

6

XGE

阻抗控制90ohm，遵循高速信号走线基本设计约束。