---
title: SerDes接口布线指导
description: "BMC模组SerDes包含两部分，分别支持GE协议和PCIe 2.0协议。在SerDes接口的单板设计和布线中，需要注意以下事项："
url: https://www.hikunpeng.com/document/detail/zh/kunpengmodule/S920L08/bmchg/S920L08_BMC_41_0068.html
sourcePath: /source/zh/kunpengmodule/S920L08/bmchg/S920L08_BMC_41_0068.html
indexId: 09b2a758d67800352a073451d7d35e884e2fa58c2b8c6164a9e65ca0f5466c2363
---
# SerDes接口布线指导

BMC模组SerDes包含两部分，分别支持GE协议和PCIe 2.0协议。在SerDes接口的单板设计和布线中，需要注意以下事项：

- SerDes板级走线需要控制差分对之间PN Skew，板级走线的阻抗、插损、串扰以及相应协议的无源SPEC指标。
- SerDes板级差分走线需要使用地平面作为参考层，同时需要保证参考面完整，不能跨分割。SerDes走线不能跨Void以及Antipad。SerDes走线注意BGA Ball，AC耦合电容以及连接器的阻抗优化；注意PCB通孔Stub的优化，需要背钻，保证链路回损最优。
- SerDes板级差分走线需要注意控制串扰。串扰的SPEC为在Nyquist频率处，干扰源的串扰总和小于30dB。差分对TX/RX最好分层走线；如果不能分层走线，需要关注TX、RX之间的Space控制。差分对走线之间的Space一般需要控制在10H（H为距最近参考层的叠层介质高度），以为满足串扰SPEC要求，并在周围使用地Shape进行隔离。对于其他大摆幅的单端信号或者不同协议的高速信号，需要通过仿真保证上述SPEC要求。差分对过孔需要使用地孔同其他信号或者功率孔进行隔离。
- PCIe参考时钟需要使用外部输入时钟。外部时钟输入支持差分时钟输入。时钟管脚芯片内部没有相应的末端匹配电阻，需要根据相应的SI仿真确认是否需要在PCB上加相应的匹配电阻。参考时钟内部已经集成了AC耦合电容，板级可以根据需要决定是否需要加相应电容。外部输入参考时钟为差分输入，电平可以是CML或者LVDS。单端输入或者差分输入都需要满足时钟电平标准要求，差分时钟输入板级控制阻抗为100Ω。
- GE板级走线必须满足GE协议规定的无源SPEC部分。
- PCIe板级走线必须满足PCIe协议规定的无源SPEC部分。


**表1 PCIe设计规则**

| 序号 | 参数描述 | 要求 |
| --- | --- | --- |
| 1 | 信号速率/基频 | 5Gbps/100MHz |
| 2 | 差分阻抗（PCIe数据和参考时钟） | 数据：85 ohm +/\- 10% 时钟：100ohm |
| 3 | 单端阻抗 | / |
| 4 | 差分走线耦合方案 | AC耦合，100nF |
| 5 | 差分对P/N等长要求 | ≤5 mil |
| 6 | TX到RX走线间距 | D≥10H |
| 7 | TX/RX到其他走线距离 | / |
| 8 | TX/RX和参考时钟的等长要求 | / |
| 9 | 最大Via Stub长度 | / |


**表2 GE设计规则**

| 序号 | 参数描述 | 要求 |
| --- | --- | --- |
| 1 | 信号速率/基频 | 1.25Gbps/100MHz |
| 2 | 差分阻抗（GE数据和参考时钟） | 100 ohm +/\- 10% |
| 3 | 单端阻抗 | / |
| 4 | 差分走线耦合方案 | AC耦合，100nF |
| 5 | 差分对P/N等长要求 | ≤5 mil |
| 6 | TX/RX数据对等长要求 | / |
| 7 | TX到RX走线间距 | D≥10H |
| 8 | TX/RX到其他走线距离 | / |
| 9 | TX/RX和参考时钟的等长要求 | / |
| 10 | 最大Via Stub长度 | / |