---
title: 时钟设计要求
description: "**表1 时钟通用设计规则**"
url: https://www.hikunpeng.com/document/detail/zh/kunpengmodule/S920L08/mhg/S920L08_41_0054.html
sourcePath: /source/zh/kunpengmodule/S920L08/mhg/S920L08_41_0054.html
indexId: b51d2bb91b078b1d1e012776b7ca803cbe1d6565d0d30df9de3320adf4527ba957
---
# 时钟设计要求


**表1 时钟通用设计规则**

| 序号 | 规则/建议 |
| --- | --- |
| 1 | 时钟布局走线请参考高速PCB设计规则。 |
| 2 | 时钟晶振包GND需要足够的GND过孔，根据要保护信号的波长，在信号波长可比拟的范围内打地孔。 |
| 3 | 时钟、晶振布局要远离强干扰模块，如DCDC、缓起等。 |
| 4 | 时钟器件的供电滤波电容要放在器件同一面，靠近供电管脚放置。 |


**表2 模组时钟设计要求**

| 序号 | 要求 |
| --- | --- |
| 1 | 主从模组同步时钟单端输入时，建议对两模组的AUX\_CLK\_P进行全链路等长处理，AUX\_CLK\_N在连接器端就近100nF电容接地。 |