---
title: JTAG模块设计
description: "图1 JTAG信号拓扑"
url: https://www.hikunpeng.com/document/detail/zh/kunpengmodule/S920S08/cplddg/S920S08_43_0019.html
sourcePath: /source/zh/kunpengmodule/S920S08/cplddg/S920S08_43_0019.html
indexId: c92e3ad5dd7c757a0daa46d09005678478e14c631ccdf6299b9e84c895bf341960
---
# JTAG模块设计

图1 JTAG信号拓扑

抓取预留的测试点信号，通过示波器解码，测试JTAG模块功能完整性。

设计模块时考虑其在不同场景下的可重用性，以减少重复开发的工作量和成本。包括标准化接口、模块化设计、代码重用等。

JTAG_EN=1：JTAG模式，CPLD调试升级通道。


**表1 对外接口信号定义**

| 位置 | 管脚网络名 | 类型 | 描述 | 不使用处理方式 |
| --- | --- | --- | --- | --- |
| D2 | JTAG\_TCK/GPIO12 | IO | JTAG时钟输入 | 悬空 |
| D1 | JTAG\_TDI/GPIO13 | IO | JTAG数据输入 | 悬空 |
| F2 | JTAG\_TDO/GPIO14 | IO | JTAG数据输出 | 悬空 |
| F1 | JTAG\_TMS/GPIO15 | IO | JTAG TMS | 悬空 |
| H2 | JTAG\_TRST/GPIO16 | IO | JTAG复位输入 | 悬空 |
| H1 | JTAG\_EN/GPIO17 | IO | JTAG使能 | 悬空 |