---
title: 时钟
description: "模组支持1组差分时钟输出，用于PCIe Endpoint的时钟供应。PCIe差分时钟输出可以通过Clock Buffer进行时钟扩展，以满足多个不同PCIe Endpoint的时钟需求。支持1路差分/单端辅助时钟输入，用于2P模组模式下的时钟同步，在不使用时，此端口可以悬空。2P场景下的AUX时钟必须是同源时钟。"
url: https://www.hikunpeng.com/document/detail/zh/kunpengmodule/S920S08/mhg/S920S08_41_0008.html
sourcePath: /source/zh/kunpengmodule/S920S08/mhg/S920S08_41_0008.html
indexId: f359d8afe1bfb9e10ae67ebad0288676e98030357b11cfaa35598398b3aac5f057
---
# 时钟

模组支持1组差分时钟输出，用于PCIe Endpoint的时钟供应。PCIe差分时钟输出可以通过Clock Buffer进行时钟扩展，以满足多个不同PCIe Endpoint的时钟需求。支持1路差分/单端辅助时钟输入，用于2P模组模式下的时钟同步，在不使用时，此端口可以悬空。2P场景下的AUX时钟必须是同源时钟。


**表1 时钟管脚说明**

| 位置 | 管脚网络名 | 类型 | 描述 | 不使用处理方式 |
| --- | --- | --- | --- | --- |
| F9 | CLK\_100MP | O | 100M差分时钟输出P端 | 悬空 |
| F10 | CLK\_100MN | O | 100M差分时钟输出N端 | 悬空 |
| G59 | AUX\_CLK | I | 辅助参考时钟单端输入 | 悬空 |
| G59 | AUX\_CLKP | I | 辅助参考时钟输入P端 | 悬空 |
| G60 | AUX\_CLKN | I | 辅助参考时钟输入N端 | 悬空 |


图1 时钟推荐设计拓扑


**表2 100MHz差分时钟输出规格**

| 类别 | 参数规格 |
| --- | --- |
| 频率 | 100M |
| 电平类型 | 建议使用LVDS AC耦合方式，扩展板上做AC耦合处理 |
| 占空比 | 40\-60% |
| 展频 | 不支持 |
| Jitter peaking | <0.1dB |


**表3 同步时钟输入规格**

| 类别 | 参数规格 |
| --- | --- |
| 频率 | 50M |
| 输出阻抗 | <30Kohm |
| 占空比 | 40\-60% |
| Rise Time | 斜率大于3V/ns |
| Fall Time | 斜率大于3V/ns |
| Vih | 0.8V |
| Vil | 0.4V |
| 同步要求 | 由扩展板同源形式提供给1P/2P模组板 |
| 其他要求 | 输入为建议为AC耦合方式；PCB总线需完整参考GND；同层远离干扰源，地平面隔离 |


推荐使用的Clock Buffer型号包括并不限于如下型号：


**表4 推荐的100MHz厂家型号**

| 厂家 | 型号 |
| --- | --- |
| Ningbo Aura Semiconductor | AU5411 |
| NewCoSemi | NCS25301 |
| TI | LMK00301SQX |
| DIODES | PI6C49S1510ZDIEX |


图2 AC耦合链路下推荐LVDS电路

载板的PCIe时钟设计需要完全参考LVDS设计，芯片AC耦合设计规范。