概述

模组支持40 Lanes Serdes，支持PCIe、SAS、10GE、XGE等协议。

模组上采用直流耦合设计，耦合电容需要放置在载板上，并且根据不同的高速协议适配。

PCIe支持lane顺序翻转、自适应翻转以及PN极性翻转。

SAS/GE/XGE/10GE不支持自适应的极性翻转。当某条lane外面的物理链路发生了极性翻转时，需要更改Hilink这条lane的极性配置。

S920L08模组支持3个PCIE controller，每个PCIE controller支持使用多个port（如：PCIE x16 controller支持作为1个x16 port或2个x8 port或4个x4 port或8个x2 port使用，每个port口支持降lane使用，每个port支持lane顺序翻转）。

下面以x4的PCIE0为例说明lane的翻转和极性反转的使用。

高速配置需要载板CPLD通过HISPORT传递至S920L08模组，BIOS从模组CPLD获取高速配置，具体寄存器定义参考管理接口章节。