单端信号要求

序号

规则/建议

1

如无特殊设计，模组单端信号阻抗按照50 ohm +/- 15%控制。

2

建议采用带状线或微带线布线，双面参考GND平面。

3

走线尽量避开各种开关电源以及12V过孔。

4

涉及等长的低速总线，如NCSI、LPC、SFC/SPI，要求参照应章节。

5

时钟信号应当双面参考地，避免跨平面分割情况。

低速总线（如SFC/SPI、NCSI、LPC等）应尽量避免跨分割，如果无法避免穿过参考平面的分割区域，应该就近用电容“跨接”，用于桥接低速信号的回流路径。

关键信号如时钟信号走线距离其他信号要满足3w设计规则。

NCSI

等长要求保持和NCSI的CLK为target等长±5mil。

SGPIO

等长要求保持和SGPIO的CLK为target等长±5mil。

LPC

数据延时控制在3ns内，等长要求保持和LPC的CLK为target等长±5mil。

SFC/SPI

以时钟为target，走线等长误差控制在±5mil，走线Skew控制在2.7ns以内。