低速数字接口
- 对于50M以上的应用，建议进行板级布线SI仿真，并注意控制串扰。
- 对于低速的时钟输入和时钟输出，需要确保走线阻抗连续以及注意控制串扰。
- 单板设计应保证I2C的SDA、SCL的skew在1ns以内。
低速接口 |
SPEC要求 |
|---|---|
LocalBus |
LocalBus走fly-by，等长误差控制在±5mil |
SFC/SPI |
以时钟为Target，走线等长，误差控制在±5mil |
RMII |
等长要求保持和CLK为Targett等长±5mil |
LPC |
数据延时控制在3ns内，等长要求保持和LPC的CLK为Target等长±5mil |
父主题： PCB设计参考