我要评分

文档获取效率

文档正确性

内容完整性

文档易理解

在线提单

论坛求助

单板设计建议

BMC模组板的SerDes参考时钟模块内部集成有耦合电容，因此单板PCB上可以不集成耦合电容，需要满足PCIE时钟典型应用电气特性的电气参数要求。

表1 PCIE时钟典型应用电气特性
符号	参数	最小值	典型值	最大值	单位	说明
FREF	Reference clock frequency	-	100	-	MHz	-
FREF_OFFSET	Reference clock frequency offset	-300	-	300	ppm	-
RMSJREF_CLK	Reference clock random jitter (RMS)	-	-	-	pS	参考PCIE协议
DJREF_CLK	Reference clock cycle to cycle jitter	-	-	-	pS	参考PCIE协议
DCREF_CLK	Duty cycle	45	50	55	%	-
VCMREF_CLK	Common mode input level	0	-	vp	V	Differential inputs
VDREF_CLK	Differential input swing	0.3	-	-	Vpp	Differential inputs见注意事项
VOLREF_CLK	Single-ended input logic low	-0.3	-	0.3	V	If single-ended input is used
VOHREF_CLK	Single- ended input logic high	vp-0.3	-	vp+0.3	V	If single-ended input is used
SWREF_CLK	Input edge rate	0.4	-	4	V/ns	-
vp：PHY analog and digital supply, 0.9V

还需满足以下要求：

VDREF_CLK/4 + VCMREF_CLK <= vp
VCMREF_CLK - VDREF_CLK/4 >= 0

图1 SerDes参考时钟单板集成耦合电容单板设计参考

父主题： 时钟接口