低速数字接口
- 对于50M以上的应用，建议进行板级布线SI仿真，并注意控制串扰。
- 对于低速的时钟输入以及时钟输出要需要注意走线阻抗连续以及串扰控制。
- 单板设计保证I2C的SDA、SCL的skew在1ns以内。
低速接口 |
SPEC要求 |
|---|---|
Localbus |
Localbus走fly-by，等长误差控制在±5mil |
SFC/SPI |
以时钟为target，走线等长，误差控制在±5mil |
RMII |
等长要求保持和CLK为target等长±5mil |
LPC |
数据延时控制在3ns内，等长要求保持和LPC的CLK为target等长±5mil |
父主题： PCB设计参考